存储变局：三星押注zHBM，长存募330亿

2026年8月的两场戏，把存储行业的下一个十年提前摊在了桌面上。

一边是[[Hot Chips]]大会上，[[三星]]DRAM设计团队的Sangwook Han正式亮出HBM三阶段路线图，终点直指一个名为zHBM的激进架构——把DRAM直接垂直焊在GPU头顶上。另一边是[[长存控股]]科创板IPO获受理，拟募资330亿元刷新纪录，一季度333.79亿元的归母净利润让一二级市场集体揉了揉眼睛。

一个在改写HBM的物理形态，一个在改写NAND的竞争格局。看似两条平行线，实则指向同一个判断：存储的竞争，正在从'堆容量'转向'堆架构'。

一、Hot Chips上的"告别中介层"宣言

先说场景。每年暑期的[[Hot Chips]]是芯片架构师的年度秀场，各家掏出的通常是PPT上的远期构想。但这次三星的演讲规格不一般——由DRAM设计团队直接登台，讲的是内存和计算芯片的关系重构，而不是某一代DRAM的参数堆砌。

Sangwook Han披露的路线图终点是zHBM：将DRAM直接垂直堆叠在GPU、TPU等计算芯片之上，彻底取消2.5D中介层（interposer）。这是一次对现行AI芯片封装范式的正面挑战——今天的[[HBM]]与计算芯片之间，靠中介层和凸点连接，这套范式由台积电的CoWoS体系发扬光大，也是当下AI算力最紧的瓶颈之一。

三星给zHBM画的数字相当凶悍。据wccftech报道，相较于标准HBM4E：

这组数字的产业含义，比数字本身更值钱。AI数据中心的天花板从来不是算力峰值，而是功耗墙和散热墙。一个模组省下100W，一个8卡服务器就能省出近千瓦——这意味着在同样供电预算下，客户可以多塞算力，或者把频率拉得更高。所谓"为GPU释放8.3%的额外功率空间"，翻译成人话就是：省下来的电，全部变成晶体管的饭。

产业逻辑由此清晰：当AI芯片的竞争进入功耗预算竞争，谁能让数据搬运的距离更短、能耗更低，谁就掌握了下一代AI基础设施的定价权。zHBM赌的正是这一点。

二、HBM的三堵墙：TSV、PHY与制程代差

要看懂zHBM为什么非来不可，得先拆开HBM看看它的结构。

HBM由两类芯片构成：C-die（核心芯片）包含DRAM存储单元，可垂直堆叠最多16层；B-die（基础芯片/Base Die）位于堆叠底部，负责各类DRAM控制功能，并通过PHY（物理接口层）与GPU等计算芯片通信。两者之间靠TSV（硅通孔）连接——一种穿透芯片的垂直导电通道。

这套结构的带宽进化仍在高速推进：当前HBM4每个堆叠的带宽已超过3TB/s，HBM4E进一步推进至4TB/s区间，HBM5则在HBM4基础上翻倍，容量超过60GB。

但物理定律不陪人跑马拉松。三星自己在演讲里点出了两堵墙：一是TSV数量与间距的物理极限——芯片面积就这么大，通孔不可能无限加密；二是Base Die内PHY接口的I/O数量与速度上限——出口就那么宽，车流再密也得排队。

还有第三堵更微妙的墙：B-die与计算芯片（xPU SoC）之间的制程代差正在逐代收窄。过去B-die可以用成熟工艺慢慢做，但当计算芯片冲向2nm、B-die也逼向4nm乃至更先进节点时，两个芯片在成本和设计上的距离越来越近——这既是挑战，也为三星的路线图提供了切入口：既然越来越像，为什么不干脆贴在一起？

据多位接近产业的人士观察，业界对中介层架构的抱怨早已有之——CoWoS产能常年紧张、中介层成本高企、信号在SoC和HBM之间往返的功耗占比持续上升。三星此刻摊牌，本质上是把行业共同的痛点，变成了自己的机会窗口。

三、三阶段路线图：从"抢面积"到3D合封

三星的路线图分三步走，第一步已经落地，而且落点很"刁"。

第一阶段的官方表述是：从xPU（计算芯片）那里"抢回"硅面积。具体动作是，三星已将D1c与4nm逻辑工艺应用于HBM4的Base Die——用先进逻辑工艺做内存的基底下盘，主要目的是降低功耗、缩减有效面积。

这个动作的象征意义大于数字本身：这是DRAM与先进逻辑工艺真正融合的起点。过去二十年，存储和逻辑是两条几乎不相交的工艺河流——DRAM讲究阵列效率和成本，逻辑讲究晶体管密度和性能。现在三星主动让B-die上了4nm，等于把两条河流强行汇进了同一个晶圆厂。

关于第二、三阶段的细节，素材中未完整披露，但方向可以从物理逻辑推演：既然终点的zHBM是"取消中介层的直接堆叠"，中间阶段必然要解决混合键合、散热管理、DRAM与SoC协同设计等一系列工程问题——这些恰恰是B-die用上先进逻辑工艺之后的自然延伸。

对产业链的影响链条也很清楚。取消中介层，直接冲击的是2.5D封装环节的价值分配：CoWoS式中介层、大面积硅转接板的需求逻辑会被改写；而混合键合（hybrid bonding）、超薄晶圆减薄、TSV相关的设备与材料，会拿到更大的舞台。封装环节从"配角"走向"主战场"，这可能是未来五年先进封装最大的变量。

当然，冷静一句：路线图是从Hot Chips的演讲台上传出的，从架构宣言到量产良率之间，隔着N个工程地狱。三星自己在材料里也承认，B-die与xPU制程代差收窄"既是挑战，也是切入口"——这句话的潜台词是，这条路不好走，但值得走。

四、330亿与333亿：长存控股的IPO时刻

镜头转到武汉。8月21日，[[长江存储控股股份有限公司]]（长存控股）科创板IPO获受理，保荐机构为[[中信证券]]和[[中信建投]]，拟募资330亿元。

330亿是什么概念？超过去年[[长鑫科技]]的295亿元，更远超[[中芯国际]]当年的200亿元，为科创板史上拟募资金额最高的项目。募投去向也交代得很清楚：208亿元用于长江存储量产线技术升级，122亿元用于研发相关项目——近三分之二的钱投向产线升级，投向还在路上。

再看财务，这是整份招股书里最耐人寻味的部分：

几个数字值得单独拎出来说。第一，2023到2025年收入翻了三倍多，其中NAND Flash收入从141.02亿元涨到566.60亿元，是增长的主引擎。第二，截至2026年3月末，公司累计亏损已大幅收窄至约34亿元——对于一家重资产、长周期的存储IDM来说，基本可以宣告历史包袱出清。

第三，也是最有话题性的：2026年一季度归母净利润333.79亿元，而同期营业收入是470.42亿元。仅从数字看，单季净利率超过70%，这在制造业里是极为罕见的水平——虽然招股书中的具体成因（含投资收益、股权结构等）有待细读，但这个量级的利润，离不开NAND价格周期上行与企业级产品放量的叠加。在周期高点融资扩产，是存储行业的经典动作，330亿投向产线技术升级和研发，本身就是对'这轮景气能不能延续'的一种表态：赌的是结构性升级，而不是纯粹的周期红利。

五、全球第三的含金量，与两条路线的合流

长存控股的成色，最后还是要放到全球坐标系里称一称。

根据[[TrendForce]]数据计算，2026年1-3月，长存控股在全球NAND Flash厂商中按销售金额和出货量排名均位列全球第三、中国第一。截至2026年3月末，公司已建成中国大陆最大的3D NAND Flash晶圆生产基地；招股书显示二期产线已经满产，三期产能建设正在推进。

技术履历同样扎实：

特别值得说的是Xtacking这条路线。它的核心思路，是把NAND的存储阵列和外围逻辑电路分在两片晶圆上分别加工、再键合到一起——听起来是不是很耳熟？没错，这和三星zHBM"把DRAM和计算芯片堆在一起"的思路，在物理哲学上是同源的：都是用垂直方向的空间换水平方向的面积，都用堆叠和键合替代平面上的距离。

2025年长存控股成为大陆为数不多与国际头部厂商达成专利交叉授权的集成电路企业，这一条常被忽略，但分量极重——交叉授权意味着技术话语权从"追赶者"变成了"对弈者"，NAND的技术演进路线图上，中国厂商第一次坐进了主谈判桌。

在地缘视角上，这个故事同样冷静克制：存储是标准品，客户认的是层数、密度、I/O速度和成本曲线，认的不是一个国籍。长存控股的产品已广泛应用于企业服务器、数据中心和消费电子，出货量的快速增长依托的是"中国庞大的应用市场和国际化布局"——市场给了它入场券，技术让它留在了牌桌上。

回过头看，两件事在同一个8月发生，并非巧合。三星的zHBM要取消中介层，长存的Xtacking本来就没有"传统中介层"这个概念；三星要用3D堆叠解决带宽与功耗的矛盾，长存用3D堆叠解决了密度与成本的矛盾。存储产业的下一代竞争，比拼的不再是单一芯片的制程数字，而是垂直集成能力——谁把键合、TSV、晶圆级集成做得更极致，谁定义下一代架构。

小结

从Hot Chips上的zHBM宣言，到科创板上330亿的募资书，2026年8月的存储产业给出了同一个答案：容量红利接近见顶，架构红利刚刚开场。三星赌的是HBM与计算芯片的合体，长存靠的是Xtacking的垂直键合与全球第三的规模卡位。接下来值得盯住三个变量：zHBM从路线图走向量产的工程进度、长存三期的产能爬坡与330亿募投的落地节奏，以及NAND涨价周期能否支撑住那个惊人的季度净利率。存储的3D时代，牌已发完，各家开始亮底牌了。