数据中心撑不住了，CPO终于上桌

光，正从配角变成主角。

8月14日，英伟达宣布SpectrumX Ethernet Photonics共封装光学交换机全面量产——全球首款量产级200G/lane CPO交换机系统。几乎同一时间，SK海力士带着UIUC、MIT等一众名校在《自然·电子学》上发论文，给下一代AI基础设施划了一条硬指标线：每节点超过100 Tb/s带宽、低于1 pJ/bit能耗、小于10纳秒的芯片间延迟。

一个掐着算力命门，一个攥着存储咽喉，两家罕见地同时押注CPO（共封装光学）。这不是巧合，推力只有一个：数据中心撑不住了。

📉 数据中心，真的撑不住了

铜是这场危机的第一个告密者。

最早一代数据中心内部互连，大量使用铜缆DAC直连。交换芯片靠OSFP、QSFPDD连接器接入DAC电缆，纯电气信号短距离传输。这套方案工程师用得很舒服：成本低、部署简单、不需要光电转换器件，短距离场景下功耗也还可控。

但AI算力集群把铜的短板放大成了致命伤。高速信号下铜线衰减严重，传输距离大多只有数米。更要命的是，带宽每往上提一档，功耗就快速走高一段。当单集群卡数冲到数万甚至数十万，互连功耗吞掉的每一瓦，都是从算力嘴里抢出来的。

于是行业全面切换到可插拔光模块时代——也就是当下的产业主流状态。光进铜退，交换芯片板卡通过光模块完成光电转换，距离和带宽问题得到缓解。

但可插拔方案只是把矛盾后移了，并没有消解：光模块与交换芯片之间的电气通道依然是功耗与信号完整性的瓶颈；插拔接口本身的机械接触，在高密度部署下也成了故障率的主要来源之一。

产业圈的私下共识正在形成：只要光信号还要在封装体之外完成一次转换，每bit的能耗账就没法真正打下来。

这就是CPO登场的时机——把光引擎直接塞进交换芯片的封装里，光电转换发生在芯片旁边，物理距离缩到最短。

🚀 一颗量产芯片，一篇论文表态

英伟达这次拿出的是量产级的确定性。

SpectrumX Ethernet Photonics面向AI工厂的大规模扩展网络基础设施。按官方口径，对比传统可插拔光模块方案：

三组数字指向同一个事实：CPO不只是省电，更是在补超大规模AI集群网络可靠性的短板。AI训练动辄数周连续运行，一次网络故障就意味着整个作业重跑——可靠性提升对最终用户的价值，不亚于功耗下降。

SK海力士的动作则更具信号意义。这篇由SK海力士AI基础设施团队负责人洪承勋与弗吉尼亚大学李奎相教授担任通讯作者的论文，联合了伊利诺伊大学厄巴纳-香槟分校（UIUC）、南洋理工大学（NTU）、MIT和延世大学，给出了一个完整的技术路线图：存储器、先进封装与光计算互连（OCI）应如何协同演进，去支撑下一代AI系统。

注意这里的关键词——存储器厂商开始谈系统架构了。

SK海力士靠HBM在AI存储市场站稳，但论文展示的是它如何超越HBM创新，在系统层面参与定义下一代AI基础设施。换句话说，CPO时代的竞争，已经从单一部件的性能比拼，转向封装、存储与互连的整体架构话语权之争。

🗺️ 从铜到光：不是替换，是搬家

把互连技术的演进摊开看，会发现CPO不是突然冒出来的革命，而是一场持续多年的「光信号搬家」——光引擎离计算核心越来越近。

SK海力士论文里给出的路径同样清晰：从基于2D和2.5D中介层的配置，演进到3D异构堆叠。

逻辑很直白：光引擎每向计算芯片靠近一步，每bit传输的能耗和延迟就下降一截。代价是工程复杂度指数级上升——光学器件进了封装，散热、良率、可维护性全都要重新解一遍题。这正是为什么CPO讨论了多年，直到英伟达拿下200G/lane量产，行业才敢说它真正上桌。

而3D堆叠阶段把HBM、逻辑芯片、光引擎摞在一起的目标延迟小于10纳秒，意味着未来封装内部就是一台小型光互连计算机。

⚔️ 算力侧暗战：绕开GPU的账殊途同归

有意思的是，当互连侧在拼命压低每bit成本时，算力侧另一批玩家在用完全不同的思路算同一笔账。

英国AI初创公司Callosum近期完成1亿美元种子轮融资，由风投Atomico领投，Plural和DCVC参投，英国规模达5亿英镑（约6.77亿美元）的主权AI基金也参与其中。这家由两位剑桥大学神经科学家于2025年创立的公司，做的事情是软硬件协同：把特定的AI任务，精准分配给最适合的模型和芯片，从而降低AI算力成本。

它与Cerebras建立了合作关系。Cerebras CEO Andrew Feldman的表态很有代表性：通过将Cerebras集成到Callosum平台，超低延迟推理技术能被精准应用到最能发挥其作用的领域。Cerebras本周发布的机架式AI系统CS-4，同样不追求单芯片性能，而是靠系统设计拿输出能力。Callosum还与韩国的Rebellions、荷兰的Axelera AI签了商业协议。

这条路线的商业逻辑值得咀嚼：企业并非在所有计算任务中都依赖英伟达最强大的GPU或最昂贵的前沿AI模型。优化模型选择（比如用开放权重模型做平价替代）、优化调用方式（如Stripe拟收购的OpenRouter）、优化芯片分配（Callosum），本质都是在砍单位算力成本。连英特尔CEO支持的Gimlet Labs也在做相似产品，去年10月年销售额已突破1000万美元。

把视野拉远看，CPO和这些玩家其实在同一条成本曲线的两端发力：CPO降低的是每bit传输的功耗成本，任务调度降低的是每次推理的计算资源成本。当AI工厂的规模大到互连功耗和算力利用率都成为生死线，这两条线必然汇合——下一代AI基础设施，比拼的是每瓦、每比特、每次推理的综合成本。

🔬 一条暗线：别报废，救回来

聊CPO，多数文章只讲架构和数字，容易漏掉制造侧的一条暗线：这么复杂的异构封装，良率怎么保？

先进封装领域正在流行一个朴素到近乎土办法的思路——别急着报废，能救就救。具体做法是：在光刻工序完成后对每一片晶圆进行量测，把量测结果作为前馈参数，动态调整下一道刻蚀工序的工艺条件，尽可能把偏离规格的晶圆拉回正轨，而不是直接判死刑。

这套前馈控制（Feedforward Control）在传统平面工艺里是锦上添花，但在CPO这类2.5D/3D异构封装里，可能是生死线。原因很简单：一个封装体里同时集成了逻辑芯片、HBM堆叠和光学器件，任何一颗die出问题，整个昂贵的封装体跟着报废。封装越复杂，单点良率对整体成本的杠杆越大——良率提升几个百分点，反映到AI工厂的采购成本上就是真金白银。

据多位接近一线fab的人士观察，随着光学器件进入封装流程，量测和工艺控制的精度要求正在被重新定义。晶圆厂为先进制程打磨多年的前馈控制方法论，会沿先进封装这条路，再次成为产业竞争的隐形分水岭。

架构创新决定上限，制造良率决定下限。CPO这场戏的真正胜负手，一半在数据中心，一半在无尘室里。

CPO上桌，表面看是一次互连技术的迭代，实际是三条战线的同时收敛：英伟达用量产级200G/lane交换机把功耗和可靠性账打平，SK海力士用论文抢下存储-封装-光协同的架构话语权，而Callosum、Cerebras们则在算力分配的另一端验证同一个命题——AI的成本曲线必须被压下去。往后看，真正的看点在3D异构堆叠与OCI的商业化节奏，以及封装良率能不能跟上架构的野心。光已经进了封装，接下来就看谁能把它用得最便宜。